ALINX AN706 vienlaicīga Sampling daudzkanālu 16 bitu AD moduļa lietotāja rokasgrāmata

Moduļa interfeiss: 40 kontaktu 0.1 collu atstarpi sieviešu galvene, lejupielādes virziens
Apkārtējās vides temperatūra (ar pieslēgto jaudu: -40 ° ~ 85 °, visas mikroshēmas modulī atbilst rūpnieciskajām prasībām

Ievades interfeiss: 8 SMA saskarnes un 16 kontaktu galvenes ar 2.54 piķi (Pin Katram kanālam ir divi pozitīvi un negatīvi kontakti)
Mērījumu precizitāte: 0.5 mV robežās

2. daļa: Moduļa struktūra

Attēls 2-1: 8 kanālu AD moduļa struktūra

3. daļa: AD7606 mikroshēmas ievads

AD76061 ir 16 bitu, vienlaicīga sampling, analogo-digital datu iegūšanas sistēmas (DAS) ar attiecīgi astoņiem, sešiem un četriem kanāliem. Katra daļa satur analogo ieeju clamp aizsardzība, otrās kārtas antialiasing filtrs, track and hold amppastiprinātājs, 16 bitu lādiņu pārdales secīgās aproksimācijas analogo-digitālo pārveidotājs (ADC), elastīgs digitālais filtrs, 2.5 V atsauce un atsauce
Ievade clamp aizsardzības shēma var izturēt tilptages līdz ±16.5 V. AD7606/AD7606-6/AD7606-4 darbojas no viena 5 V barošanas avota un var uzņemt ±10 V un ±5 V patiesus bipolārus ieejas signālus, kamēr sampling ar caurlaides ātrumu līdz 200 kSPS visiem kanāliem. Ievade clamp aizsardzības shēma var izturēt tilptages līdz ±16.5 V.
AD7606 ir 1 MΩ analogās ieejas pretestība neatkarīgi no sampling biežums. Viena barošanas darbība, mikroshēmas filtrēšana un augsta ieejas pretestība novērš nepieciešamību pēc draivera darbības amps un ārējie bipolārie materiāli.
Antialiasing filtram AD7606/AD7606-6/AD7606-4 ir 3 dB robežfrekvence 22 kHz, un tas nodrošina 40 dB antialias noraidīšanu, kad samppie 200 kSPS.
Elastīgais digitālais filtrs tiek darbināts ar tapām, uzlabo SNR un samazina joslas platumu par 3 dB.

4. daļa: AD7606 mikroshēmas funkcionālā blokshēma

Attēls 4-1: AD7606 funkcionālā blokshēma

5. daļa: AD7606 mikroshēmas laika specifikācija

Attēls5-1: AD7606 laika diagrammas

AD7606 ļauj vienlaicīgi sampvisus astoņus analogās ievades kanālus.
Visi kanāli ir samptiek vadīts vienlaicīgi, kad abas CONVST tapas (CONVST A, CONVST B) ir sasietas kopā. Viens CONVST signāls tiek izmantots, lai kontrolētu abas CONVST x ieejas. Šī kopējā CONVST signāla augošā mala ierosina vienlaicīgus sampvisos analogās ievades kanālos (V1 līdz V8).
AD7606 satur mikroshēmas oscilatoru, ko izmanto konvertēšanas veikšanai. Pārveidošanas laiks visiem ADC kanāliem ir tCONV. Signāls BUSY norāda lietotājam, kad notiek reklāmguvumi, tāpēc, kad tiek lietota CONVST pieaugošā mala, visa konversijas procesa beigās AIZŅEMTS kļūst par augstu loģikas līmeni un zemu. Signāla BUSY krītošā mala tiek izmantota, lai novietotu visus astoņus izsekošanas un aizturēšanas režīmus ampatgriežas trases režīmā. BUSY krītošā mala arī norāda, ka jaunos datus tagad var nolasīt no paralēlās kopnes (DB[15:0]), DOUTA un DOUTB sērijas datu līnijām vai paralēlās baitu kopnes DB[7:0].

6. daļa: AD7606 mikroshēmas tapas konfigurācija

AN706 8 kanālu AD moduļa aparatūras shēmas dizainā mēs iestatījām AD7606 darbības režīmu, pievienojot uzvilkšanas vai nolaižamās rezistorus trim AD7606 konfigurācijas tapām.

AD7606 atbalsta ārējo atsauces ievadi vai iekšējo atsauci. Ja tiek izmantota ārējā atsauce, mikroshēmas REFIN/REFOUT nepieciešama ārēja 2.5 V atsauce. Ja izmanto iekšējo atsauces sējtage. REFIN/REFOUT tapa ir iekšēja 2.5 V atsauce. REF SELECT tapu izmanto, lai atlasītu iekšējo vai ārējo atsauci. Šajā modulī, jo iekšējās atsauces precizitāte voltagAD7606 e ir arī ļoti augsts (2.49 V ~ 2.505 V), shēmas dizains izvēlas izmantot iekšējo atsauces tilpumutage.

Piespraudes nosaukums Iestatiet līmeni Apraksts

REF SELECT Augsts līmenis Izmantojiet iekšējo atsauces sējtagun 2.5V

AD7606 AD konversijas datu iegūšana var būt paralēlā režīmā vai sērijas režīmā. Lietotājs var iestatīt sakaru režīmu, iestatot PAR/SER/BYTE SEL tapas līmeni. AN706 moduļa dizainā atlasiet paralēlo režīmu, lai nolasītu AD7606 AD datus

Piespraudes nosaukums Iestatiet līmeni Apraksts

PAR/SER/BYTE SEL Zems līmenis Izvēlieties paralēlo interfeisu
RANGE tapu izmanto, lai atlasītu ±10 V vai ±5 V kā AD9767 ievades diapazonu. ±5 V diapazonā 1LSB=152.58uV. ±10 V diapazonā 1LSB=305.175 uV. AN706 moduļa shēmas projektā atlasiet ±5 V analogo tilptage ievades diapazons

Piespraudes nosaukums Iestatiet līmeni Apraksts

KLĀSTS Zems līmenis Analogā signāla ievades diapazona izvēle: ± 5 V

AD7606 ir iekļauts izvēles digitālais pirmās kārtas sinc filtrs, kas jāizmanto lietojumprogrammās, kur tiek izmantots lēnāks caurlaides ātrums vai kur ir vēlama augstāka signāla-trokšņa attiecība vai dinamiskais diapazons. PāriampDigitālā filtra linga attiecība tiek kontrolēta, izmantojot oversampling tapas, OS [2:0] (skatiet tabulu zemāk). OS 2 ir MSB vadības bits, un OS 0 ir LSB vadības bits. Zemāk esošajā tabulā ir sniegti pārvēršanas gadījumiampling bitu dekodēšana, lai atlasītu dažādus oversample likmes. OS tapas ir nofiksētas uz BUSY krītošās malas.
AN706 moduļa aparatūras dizainā OS[2:0] ved uz ārējo interfeisu, un FPGA vai CPU var izvēlēties, vai izmantot filtru, kontrolējot OS[2:0] tapas līmeni, lai sasniegtu augstāku mērījumu precizitāti. .

7. daļa: AD7606 mikroshēmas ADC PĀRSŪTĪŠANAS FUNKCIJA

AD7606 izejas kodējums ir divu papildinājums. Izstrādātās koda pārejas notiek pa vidu starp secīgām veselām LSB vērtībām, tas ir, 1/2 LSB un 3/2 LSB. AD65,536 LSB izmērs ir FSR/7606 7606. Ideāls pārsūtīšanas raksturlielums AD7 ir parādīts 1-XNUMX. attēlā.

8. daļa: Interfeisa definīcija (PCB marķētā tapa ir 1. tapa)

Piespraust	Signāla nosaukums	Apraksts	Piespraust	Signāla nosaukums	Apraksts
1	GND	Zemējums	2	VCC	+5V
3	OS1	Oversampjūras līdaka Izvēlieties	4	OS0	Oversampjūras līdaka Izvēlieties
5	CONVSTAB	Datu konvertēšana	6	OS2	Oversampjūras līdaka Izvēlieties
7	RD	Lasīt	8	RESET	Atiestatīt
9	AIZŅEMTS	Aizņemts	10	CS	Chip Select
11			12	PIRMIE DATI	Pirmie dati
13			14
15	DB0	AD datu kopne	16	DB1	AD datu kopne
17	DB2	AD datu kopne	18	DB3	AD datu kopne
19	DB4	AD datu kopne	20	DB5	AD datu kopne
21	DB6	AD datu kopne	22	DB7	AD datu kopne
23	DB8	AD datu kopne	24	DB9	AD datu kopne
25	DB10	AD datu kopne	26	DB11	AD datu kopne

9. daļa: AN706 moduļa eksperimentālā procedūra

Vispirms pievienojiet AN706 moduli ALINX FPGA izstrādes paneļa 34 kontaktu standarta paplašināšanas portam (ja izstrādes plate ir izslēgta).

Pievienojiet signāla avotu AN706 moduļa ieejas savienotājam (Piezīme: AD porta ieejas diapazons: -5V~+5V).
Lejupielādējiet programmu FPGA, izmantojot Quartus II vai ISE programmatūru (ja jums ir nepieciešamas testēšanas programmas, sūtiet e-pastu uz rachel.zhou@alinx.com.cn).

Atveriet seriālās atkļūdošanas palīga rīku un iestatiet seriālā porta sakaru pārraides ātrumu šādi
Attēls 9-1: Serial Debugging Assistant Tool
SējtagAN8 moduļa 706 kanālu signāla ieejas vērtība parādīsies seriālajā komunikācijā. (Tā kā 8 virzienu dati tiek parādīti vienā rindā sērijas atkļūdošanas palīgā, mums ir jāpalielina saskarne.)

Attēls 9-2: Seriālais sakari

Iepriekš minētie dati ir 8 datu kanāli bez signāla ievades, jo AD signāla ieeja ir peldošā stāvoklī, un AD konversijas izejas dati ir aptuveni 1.75 V.
Example: Ja savienojat 1. kanāla ieeju ar 3.3 V testa tapu AN706 modulī ar DuPont līniju, lai pārbaudītu skaļumutage no 3.3 V uz moduļa.

Attēls 9-3: 1. kanāls ar 3.3 V testa tapu

Šobrīd seriālajā interfeisā parādītie AD1 mērījumu dati ir aptuveni +3.3074.

Attēls 9-4: Testa tapas tilptage displejs seriālajā interfeisā

10. daļa: AN706 moduļa mērījumu precizitāte

Izmērot pielietoto tilptage un augstas precizitātes voltmetrs, AD706 moduļa faktiskā mērījumu precizitāte ir 0.5 mV robežās no -5 V līdz +5 V tilpumamtage ievades diapazons.
Nākamajā tabulā parādīti astoņu kanālu rezultāti četriem analogajiem sējumstages. Pirmajā kolonnā ir dati, kas izmērīti ar augstas precizitātes digitālo multimetru, un pēdējās astoņas kolonnas ir AD moduļa AD moduļa mērījumu rezultāti.

Tabula 10-1: Testing Voltage

Šajā pārbaudes rutīnā pāriampling override iespējošanas filtrs netiek izmantots, lai uzlabotu AN706 moduļa precizitāti. Lietotājiem, kuri vēlas vēl vairāk uzlabot s precizitātiampjūras līdaka un samplinga ātrums nav liels, to var iestatīt programmā. Metode sampling palielinājumu, varat iestatīt oversampling ratio programmā.

11. daļa: AN706 moduļa pārbaudes programmas apraksts

Tālāk ir sniegts īss katras Verilog testa programmas ideju apraksts, un lietotāji var arī atsaukties uz piezīmes aprakstu kodā.

Augstākā līmeņa programma: ad706_test.v
Definējiet FPGA un AN706 moduļus un seriālo portu, lai saņemtu un nosūtītu signāla ievadi un izvadi, un izveidojiet trīs apakšprogrammas (ad7606.v, volt_cal.v un uart.v).
AD datu iegūšanas programma: ad7606.v
Saskaņā ar AD7606 laiku, sample 16 analogie signāli AD pārveidoti 16 bitu dati. Programma vispirms nosūta CONVSTAB signālu uz AD7606, lai sāktu AD datu konvertēšanu, un gaida, līdz signāls Aizņemts samazināsies, lai secīgi nolasītu datus no AD kanāla 1 līdz 16. kanālam.
AD sējtage Pārvēršana (1 LSB) = 5 V/ 32758 = 0.15 mV

VoltagAD datu konvertēšanas programma: volt_cal.v Programma pārveido 16 bitu datus, kas savākti no ad7606.v, Bit[15] pozitīvās un negatīvās zīmēs, un Bit[14:0] vispirms pārvērš tos par tilpumu.tage vērtību, izmantojot šādu formulu, un pēc tam pārvērš heksadecimālo tilpumutage vērtību 20 ciparu BCD kodā.
Seriālā porta sūtīšanas programma: uart.v Timing nosūta 8 kanālus voltage dati uz datoru caur uart. Seriālā porta raidīšanas pulksteni iegūst, dalot frekvenci ar 50Mhz, un datu pārraides ātrums ir 9600bps.

www.alinx.com

Dokumenti / Resursi

ALINX AN706 vienlaicīga Sampling daudzkanālu 16 bitu AD modulis [pdfLietotāja rokasgrāmata
AN706 vienlaicīga Sampling Multi-Channels 16-bit AD Module, AN706, Simultaneous SampLing Multi-Channels 16-bit AD Module, Sampling daudzkanālu 16 bitu AD modulis, daudzkanālu 16 bitu AD modulis, 16 bitu AD modulis, AD modulis, modulis

Atsauces

Lietotāja rokasgrāmata

1. daļa: 8 kanālu AD iegūšanas moduļa parametri