SmartFusion2 MSS
DDR kontrollera konfigurācija
Libero SoC v11.6 un jaunākas versijas
Ievads
SmartFusion2 MSS ir iegults DDR kontrolleris. Šis DDR kontrolleris ir paredzēts, lai kontrolētu DDR atmiņu ārpus mikroshēmas. MDDR kontrolierim var piekļūt no MSS, kā arī no FPGA auduma. Turklāt DDR kontrolleri var arī apiet, nodrošinot papildu saskarni FPGA audumam (Soft Controller Mode (SMC)).
Lai pilnībā konfigurētu MSS DDR kontrolleri, jums ir:
- Atlasiet datu ceļu, izmantojot MDDR konfiguratoru.
- Iestatiet reģistra vērtības DDR kontrollera reģistriem.
- Atlasiet DDR atmiņas pulksteņa frekvences un FPGA auduma un MDDR pulksteņa attiecību (ja nepieciešams), izmantojot MSS CCC konfiguratoru.
- Pievienojiet kontroliera APB konfigurācijas interfeisu, kā to nosaka perifērijas inicializācijas risinājums. Sistēmas veidotāja izveidoto MDDR inicializācijas shēmu skatiet sadaļā “MSS DDR konfigurācijas ceļš” 13. lpp. un 2-7. attēls.
Varat arī izveidot savu inicializācijas shēmu, izmantojot savrupu (nevis System Builder) perifērijas inicializāciju. Skatiet SmartFusion2 Standalone Peripheral Initialization lietotāja rokasgrāmatu.
MDDR konfigurators
MDDR konfigurators tiek izmantots, lai konfigurētu kopējo datu ceļu un ārējās DDR atmiņas parametrus MSS DDR kontrollerim.
Cilnē Vispārīgi tiek iestatīti atmiņas un auduma interfeisa iestatījumi (1-1. attēls).
Atmiņas iestatījumi
Ievadiet DDR atmiņas iestatīšanas laiku. Šis ir laiks, kas nepieciešams DDR atmiņas inicializācijai. Noklusējuma vērtība ir 200 us. Pareizo ievadāmo vērtību skatiet savā DDR atmiņas datu lapā.
Izmantojiet atmiņas iestatījumus, lai konfigurētu atmiņas opcijas MDDR.
- Atmiņas veids - LPDDR, DDR2 vai DDR3
- Datu platums - 32 bitu, 16 bitu vai 8 bitu
- SECDED Iespējots ECC – IESLĒGTS vai IZSLĒGTS
- Šķīrējtiesas shēma – tips-0, tips-1, tips-2, tips-3
- Augstākās prioritātes ID — derīgās vērtības ir no 0 līdz 15
- Adreses platums (biti) — skatiet savu DDR atmiņas datu lapu, lai uzzinātu izmantotās LPDDR/DDR2/DDR3 atmiņas rindu, bankas un kolonnas adreses bitu skaitu. atlasiet nolaižamo izvēlni, lai izvēlētos pareizo vērtību rindām/bankām/kolonnām saskaņā ar LPDDR/DDR2/DDR3 atmiņas datu lapu.
Piezīme: Skaitlis nolaižamajā sarakstā attiecas uz adreses bitu skaitu, nevis uz absolūto rindu/banku/kolonnu skaitu. Piemēram,ampJa jūsu DDR atmiņā ir 4 bankas, izvēlieties 2 (2 ²=4) bankām. Ja jūsu DDR atmiņā ir 8 bankas, bankām atlasiet 3 (2³ =8).
Auduma saskarnes iestatījumi
Pēc noklusējuma cietais Cortex-M3 procesors ir iestatīts, lai piekļūtu DDR kontrollerim. Varat arī atļaut auduma meistaram piekļūt DDR kontrollerim, iespējojot izvēles rūtiņu Auduma interfeisa iestatījums. Šajā gadījumā varat izvēlēties vienu no tālāk norādītajām opcijām.
- Izmantojiet AXI interfeisu — auduma Master piekļūst DDR kontrollerim, izmantojot 64 bitu AXI interfeisu.
- Izmantojiet vienu AHBLite interfeisu — auduma meistars piekļūst DDR kontrollerim, izmantojot vienu 32 bitu AHB interfeisu.
- Izmantojiet divus AHBLite interfeisus — divi auduma meistari piekļūst DDR kontrollerim, izmantojot divas 32 bitu AHB saskarnes.
Konfigurācija view (Attēls 1-1) tiek atjaunināti atbilstoši jūsu auduma interfeisa izvēlei.
I/O diska stiprums (tikai DDR2 un DDR3)
Atlasiet vienu no tālāk norādītajām DDR ieejas/izvades ierīcēm.
- Puse piedziņas spēks
- Pilns piedziņas spēks
Libero SoC nosaka DDR I/O standartu jūsu MDDR sistēmai, pamatojoties uz jūsu DDR atmiņas veidu un I/O diska stiprumu (kā parādīts 1-1. tabulā).
Tabula 1-1 • I/O diskdziņa stiprums un DDR atmiņas veids
| DDR atmiņas tips | Pusspēka piedziņa | Pilna spēka piedziņa |
| DDR3 | SSTL15I | SSTL15II |
| DDR2 | SSTL18I | SSTL18II |
| LPDDR | LPDRI | LPDRII |
IO standarts (tikai LPDDR)
Izvēlieties vienu no tālāk norādītajām opcijām.
- LVCMOS18 (zemākā jauda) LVCMOS 1.8V IO standartam. Izmanto tipiskās LPDDR1 lietojumprogrammās.
- LPDDRI Piezīme. Pirms izvēlaties šo standartu, pārliecinieties, vai jūsu plate atbalsta šo standartu. Šī opcija ir jāizmanto, atlasot M2S-EVAL-KIT vai SF2-STARTER-KIT plates. LPDDRI IO standarti paredz, ka uz tāfeles ir uzstādīts IMP_CALIB rezistors.
IO kalibrēšana (tikai LPDDR)
Izmantojot LVCMOS18 IO standartu, izvēlieties vienu no šīm opcijām:
- On
- Izslēgts (parasti)
Kalibrēšana IESLĒGTA un IZSLĒGTA pēc izvēles kontrolē IO kalibrēšanas bloka izmantošanu, kas kalibrē IO draiverus ārējam rezistoram. Ja ir IZSLĒGTS, ierīce izmanto iepriekš iestatītu IO draivera regulējumu.
Kad tas ir IESLĒGTS, uz PCB ir jāinstalē 150 omu IMP_CALIB rezistors.
To izmanto, lai kalibrētu IO atbilstoši PCB raksturlielumiem. Tomēr, ja iestatīts uz ON, ir jāinstalē rezistors, pretējā gadījumā atmiņas kontrolleris netiks inicializēts.
Lai iegūtu papildinformāciju, skatiet AC393-SmartFusion2 un IGLOO2 plates projektēšanas vadlīniju lietojumprogrammu.
Piezīme un SmartFusion2 SoC FPGA liela ātruma DDR interfeisu lietotāja rokasgrāmatu.
MDDR kontrollera konfigurācija
Ja izmantojat MSS DDR kontrolieri, lai piekļūtu ārējai DDR atmiņai, DDR kontrolleris ir jākonfigurē izpildes laikā. Tas tiek darīts, ierakstot konfigurācijas datus speciālos DDR kontrollera konfigurācijas reģistros. Šie konfigurācijas dati ir atkarīgi no ārējās DDR atmiņas un jūsu lietojumprogrammas īpašībām. Šajā sadaļā ir aprakstīts, kā ievadīt šos konfigurācijas parametrus MSS DDR kontrollera konfiguratorā un kā konfigurācijas dati tiek pārvaldīti kā daļa no kopējā perifērijas inicializācijas risinājuma.
MSS DDR kontroles reģistri
MSS DDR kontrollerim ir reģistru kopa, kas jākonfigurē izpildlaikā. Šo reģistru konfigurācijas vērtības ir dažādi parametri, piemēram, DDR režīms, PHY platums, sērijveida režīms un ECC. Lai iegūtu pilnīgu informāciju par DDR kontrollera konfigurācijas reģistriem, skatiet SmartFusion2 SoC FPGA liela ātruma DDR interfeisu lietotāja rokasgrāmatu.
MDDR reģistru konfigurācija
Izmantojiet cilnes Atmiņas inicializācija (2-1. attēls, 2-2. attēls un 2-3. attēls) un Atmiņas laiks (2-4. attēls), lai ievadītu parametrus, kas atbilst jūsu DDR atmiņai un lietojumprogrammai. Vērtības, ko ievadāt šajās cilnēs, tiek automātiski pārtulkotas atbilstošajās reģistra vērtībās. Noklikšķinot uz konkrēta parametra, tam atbilstošais reģistrs ir aprakstīts rūtī Reģistra apraksts (apakšējā daļa 1-1. attēlā 4. lpp.).
Atmiņas inicializācija
Cilne Atmiņas inicializācija ļauj konfigurēt veidus, kā vēlaties inicializēt savas LPDDR/DDR2/DDR3 atmiņas. Cilnē Atmiņas inicializācija pieejamās izvēlnes un opcijas atšķiras atkarībā no izmantotās DDR atmiņas veida (LPDDR/DDR2/DDR3). Konfigurējot opcijas, skatiet savu DDR atmiņas datu lapu. Mainot vai ievadot vērtību, rūtī Reģistra apraksts tiek parādīts atjauninātais reģistra nosaukums un reģistra vērtība. Nederīgas vērtības tiek atzīmētas kā brīdinājumi. Attēlā 2-1, attēlā 2-2 un attēlā 2-3 ir parādīta attiecīgi LPDDR, DDR2 un DDR3 inicializācijas cilne.
- Laika režīms — atlasiet 1T vai 2T laika režīmu. 1T (noklusējuma režīmā) DDR kontrolleris var izdot jaunu komandu katrā pulksteņa ciklā. 2T laika režīmā DDR kontrolleris glabā adresi un komandu kopni, kas ir derīga diviem pulksteņa cikliem. Tas samazina kopnes efektivitāti līdz vienai komandai uz diviem pulksteņiem, taču tas divkāršo iestatīšanas un aizturēšanas laiku.
- Daļēja masīva pašatsvaidzināšana (tikai LPDDR). Šī funkcija ir paredzēta enerģijas taupīšanai LPDDR.
Atlasiet vienu no tālāk norādītajām iespējām, lai kontrolleris pašatsvaidzināšanas laikā atsvaidzinātu atmiņas apjomu:
– Pilns masīvs: 0., 1,2., 3. un XNUMX. banka
– Pusmasīvs: 0. un 1. banka
– Ceturkšņa masīvs: 0. banka
– Vienas astotās daļas masīvs: 0. banka ar rindas adresi MSB=0
– Sešpadsmitā daļa: 0. banka ar rindas adresi MSB un MSB-1, kas abi ir vienādi ar 0.
Par visām pārējām opcijām skatiet savu DDR atmiņas datu lapu, kad konfigurējat opcijas.
Atmiņas laiks
Šī cilne ļauj konfigurēt atmiņas laika parametrus. Konfigurējot atmiņas laika parametrus, skatiet savas LPDDR/DDR2/DDR3 atmiņas datu lapu.
Mainot vai ievadot vērtību, rūtī Reģistra apraksts tiek parādīts atjauninātais reģistra nosaukums un reģistra vērtība. Nederīgas vērtības tiek atzīmētas kā brīdinājumi.
DDR konfigurācijas importēšana Files
Papildus DDR atmiņas parametru ievadīšanai, izmantojot cilnes Atmiņas inicializācija un Laiks, varat importēt DDR reģistra vērtības no file. Lai to izdarītu, noklikšķiniet uz pogas Importēt konfigurāciju un pārejiet uz tekstu file satur DDR reģistru nosaukumus un vērtības. Attēlā 2-5 parādīta importēšanas konfigurācijas sintakse.
Piezīme: Ja izvēlaties importēt reģistra vērtības, nevis ievadīt tās, izmantojot GUI, ir jānorāda visas nepieciešamās reģistra vērtības. Sīkāku informāciju skatiet SmartFusion2 SoC FPGA ātrgaitas DDR interfeisu lietotāja rokasgrāmatā.
DDR konfigurācijas eksportēšana Files
Varat arī eksportēt pašreizējās reģistra konfigurācijas datus tekstā file. Šis file saturēs jūsu importētās reģistra vērtības (ja tādas ir), kā arī tās, kas tika aprēķinātas no šajā dialoglodziņā ievadītajiem GUI parametriem.
Ja vēlaties atsaukt izmaiņas, ko esat veicis DDR reģistra konfigurācijā, varat to izdarīt ar Atjaunot noklusējumu. Ņemiet vērā, ka šādi tiek dzēsti visi reģistra konfigurācijas dati, un jums šie dati ir atkārtoti jāimportē vai jāievada atkārtoti. Dati tiek atiestatīti uz aparatūras atiestatīšanas vērtībām.
Ģenerētie dati
Noklikšķiniet uz Labi, lai ģenerētu konfigurāciju. Pamatojoties uz jūsu ievadīto informāciju cilnēs Vispārīgi, Atmiņas laiks un Atmiņas inicializācija, MDDR konfigurētājs aprēķina vērtības visiem DDR konfigurācijas reģistriem un eksportē šīs vērtības jūsu programmaparatūras projektā un simulācijā. files. Eksportētais file sintakse ir parādīta 2-6 attēlā.
Programmaparatūra
Kad ģenerējat SmartDesign, rīkojieties šādi files tiek ģenerēti /firmware/ drivers_config/sys_config direktorijā. Šīs files ir nepieciešami, lai CMSIS programmaparatūras kodols varētu pareizi apkopot un saturēt informāciju par jūsu pašreizējo dizainu, tostarp perifērijas konfigurācijas datus un pulksteņa konfigurācijas informāciju MSS. Nerediģējiet šos files manuāli, jo tie tiek izveidoti no jauna ikreiz, kad tiek atkārtoti ģenerēts jūsu saknes dizains.
- sys_config.c
- sys_config.h
- sys_config_mddr_define.h — MDDR konfigurācijas dati.
- Sys_config_fddr_define.h — FDDR konfigurācijas dati.
- sys_config_mss_clocks.h – MSS pulksteņu konfigurācija
Simulācija
Kad ģenerējat ar jūsu MSS saistīto SmartDesign, tiek veikta šāda simulācija files tiek ģenerēti /simulācijas direktorijs:
- test.bfm — augstākā līmeņa BFM file kas vispirms tiek “izpildīts” jebkuras simulācijas laikā, kas izmanto SmartFusion2 MSS Cortex-M3 procesoru. Tas izpilda peripheral_init.bfm un user.bfm šādā secībā.
- peripheral_init.bfm — satur BFM procedūru, kas emulē funkciju CMSIS::SystemInit(), kas tiek palaists Cortex-M3 pirms main() procedūras ievadīšanas. Tas būtībā kopē konfigurācijas datus jebkurai perifērijas ierīcei, kas izmantota projektēšanā, pareizajos perifērijas konfigurācijas reģistros un pēc tam gaida, līdz visas perifērijas ierīces ir gatavas, pirms apgalvo, ka lietotājs var izmantot šīs perifērijas ierīces.
- MDDR_init.bfm — satur BFM rakstīšanas komandas, kas simulē ievadīto MSS DDR konfigurācijas reģistra datu ierakstīšanu (izmantojot iepriekš redzamo dialoglodziņu Rediģēt reģistrus) DDR kontrollera reģistros.
- user.bfm — paredzēts lietotāju komandām. Varat simulēt datu ceļu, pievienojot tam savas BFM komandas file. Komandas šajā file tiks “izpildīts” pēc peripheral_init.bfm pabeigšanas.
Izmantojot files iepriekš, konfigurācijas ceļš tiek simulēts automātiski. Jums tikai jārediģē user.bfm file lai simulētu datu ceļu. Nerediģēt test.bfm, peripheral_init.bfm vai MDDR_init.bfm files kā šie files tiek izveidoti no jauna ikreiz, kad tiek atkārtoti ģenerēts jūsu saknes dizains.
MSS DDR konfigurācijas ceļš
Perifērijas inicializācijas risinājumam papildus MSS DDR konfigurācijas reģistra vērtību norādīšanai ir jākonfigurē APB konfigurācijas datu ceļš MSS (FIC_2). Funkcija SystemInit() ieraksta datus MDDR konfigurācijas reģistros, izmantojot FIC_2 APB saskarni.
Piezīme: Ja izmantojat System Builder, konfigurācijas ceļš tiek iestatīts un izveidots automātiski.
Lai konfigurētu FIC_2 saskarni:
- MSS konfiguratorā atveriet FIC_2 konfiguratora dialoglodziņu (2-7. attēls).
- Atlasiet opciju Inicializēt perifērijas ierīces, izmantojot Cortex-M3.
- Pārliecinieties, vai ir atzīmēts MSS DDR, kā arī auduma DDR/SERDES bloki, ja tos izmantojat.
- Noklikšķiniet uz Labi, lai saglabātu iestatījumus. Tas atklās FIC_2 konfigurācijas portus (pulksteņa, atiestatīšanas un APB kopnes saskarnes), kā parādīts 2-8. attēlā.
- Ģenerējiet MSS. FIC_2 porti (FIC_2_APB_MASTER, FIC_2_APB_M_PCLK un FIC_2_APB_M_RESET_N) tagad ir atvērti MSS saskarnē, un tos var savienot ar CoreConfigP un CoreResetP saskaņā ar perifērijas inicializācijas risinājuma specifikāciju.
Pilnīgu informāciju par CoreConfigP un CoreResetP kodolu konfigurēšanu un pievienošanu skatiet Perifēro ierīču inicializācijas lietotāja rokasgrāmatā.
Porta apraksts
DDR PHY interfeiss
Tabula 3-1 • DDR PHY interfeiss
| Ostas nosaukums | Virziens | Apraksts |
| MDDR_CAS_N | ĀRĀ | DRAM CASN |
| MDDR_CKE | ĀRĀ | DRAM CKE |
| MDDR_CLK | ĀRĀ | Pulkstenis, P puse |
| MDDR_CLK_N | ĀRĀ | Pulkstenis, N pusē |
| MDDR_CS_N | ĀRĀ | DRAM CSN |
| MDDR_ODT | ĀRĀ | DRAM ODT |
| MDDR_RAS_N | ĀRĀ | DRAM RASN |
| MDDR_RESET_N | ĀRĀ | DRAM atiestatīšana DDR3. Ignorējiet šo signālu LPDDR un DDR2 saskarnēm. Atzīmējiet to neizmantotu LPDDR un DDR2 saskarnēm. |
| MDDR_WE_N | ĀRĀ | DRAM WEN |
| MDDR_ADDR[15:0] | ĀRĀ | Dram Adrešu biti |
| MDDR_BA[2:0] | ĀRĀ | Dram bankas adrese |
| MDDR_DM_RDQS ([3:0]/[1:0]/[0]) | IEKŠĀ ĀRĀ | Drama datu maska |
| MDDR_DQS ([3:0]/[1:0]/[0]) | IEKŠĀ ĀRĀ | Dram Data Strobe ievade/izvade – P puse |
| MDDR_DQS_N ([3:0]/[1:0]/[0]) | IEKŠĀ ĀRĀ | Dram Data Strobe ievade/izvade — N puse |
| MDDR_DQ ([31:0]/[15:0]/[7:0]) | IEKŠĀ ĀRĀ | DRAM datu ievade/izvade |
| MDDR_DQS_TMATCH_0_IN | IN | FIFO signālā |
| MDDR_DQS_TMATCH_0_OUT | ĀRĀ | FIFO izejas signāls |
| MDDR_DQS_TMATCH_1_IN | IN | FIFO signālā (tikai 32 bitu) |
| MDDR_DQS_TMATCH_1_OUT | ĀRĀ | FIFO izejas signāls (tikai 32 bitu) |
| MDDR_DM_RDQS_ECC | IEKŠĀ ĀRĀ | Dram ECC datu maska |
| MDDR_DQS_ECC | IEKŠĀ ĀRĀ | Dram ECC Data Strobe Input/Output – P puse |
| MDDR_DQS_ECC_N | IEKŠĀ ĀRĀ | Dram ECC datu stroboskopa ievade/izvade – N puse |
| MDDR_DQ_ECC ([3:0]/[1:0]/[0]) | IEKŠĀ ĀRĀ | DRAM ECC datu ievade/izvade |
| MDDR_DQS_TMATCH_ECC_IN | IN | ECC FIFO signālā |
| MDDR_DQS_TMATCH_ECC_OUT | ĀRĀ | ECC FIFO izejas signāls (tikai 32 bitu) |
Piezīme: Dažu portu portu platumi mainās atkarībā no PHY platuma izvēles. Apzīmējums “[a:0]/ [b:0]/[c:0]” tiek izmantots, lai apzīmētu šādus portus, kur “[a:0]” attiecas uz porta platumu, ja ir atlasīts 32 bitu PHY platums. , “[b:0]” atbilst 16 bitu PHY platumam un “[c:0]” atbilst 8 bitu PHY platumam.
Fabric Master AXI autobusu saskarne
Tabula 3-2 • Fabric Master AXI kopnes interfeiss
| Ostas nosaukums | Virziens | Apraksts |
| DDR_AXI_S_AWREADY | ĀRĀ | Uzrakstiet adresi gatavs |
| DDR_AXI_S_WREADY | ĀRĀ | Uzrakstiet adresi gatavs |
| DDR_AXI_S_BID[3:0] | ĀRĀ | Atbildes ID |
| DDR_AXI_S_BRESP[1:0] | ĀRĀ | Uzrakstiet atbildi |
| DDR_AXI_S_BVALID | ĀRĀ | Rakstīt atbildi derīga |
| DDR_AXI_S_ARREADY | ĀRĀ | Lasīt adresi gatava |
| DDR_AXI_S_RID[3:0] | ĀRĀ | Lasīt ID Tag |
| DDR_AXI_S_RRESP[1:0] | ĀRĀ | Izlasiet atbildi |
| DDR_AXI_S_RDATA[63:0] | ĀRĀ | Lasīt datus |
| DDR_AXI_S_RLAST | ĀRĀ | Lasīt pēdējo Šis signāls norāda pēdējo pārsūtīšanu lasīšanas sērijā |
| DDR_AXI_S_RVALID | ĀRĀ | Izlasītā adrese ir derīga |
| DDR_AXI_S_AWID[3:0] | IN | Uzrakstiet adreses ID |
| DDR_AXI_S_AWADDR[31:0] | IN | Uzrakstiet adresi |
| DDR_AXI_S_AWLEN[3:0] | IN | Sprādziena garums |
| DDR_AXI_S_AWSIZE[1:0] | IN | Uzliesmojuma lielums |
| DDR_AXI_S_AWBURST[1:0] | IN | Burst veids |
| DDR_AXI_S_AWLOCK[1:0] | IN | Slēdzenes veids Šis signāls sniedz papildu informāciju par pārsūtīšanas atomu raksturlielumiem |
| DDR_AXI_S_AWVALID | IN | Uzrakstiet derīgu adresi |
| DDR_AXI_S_WID[3:0] | IN | Ierakstiet datu ID tag |
| DDR_AXI_S_WDATA[63:0] | IN | Rakstīt datus |
| DDR_AXI_S_WSTRB[7:0] | IN | Rakstiet strobus |
| DDR_AXI_S_WLAST | IN | Rakstiet pēdējo |
| DDR_AXI_S_WVALID | IN | Rakstīt derīgu |
| DDR_AXI_S_MAIZE | IN | Rakstīt gatavu |
| DDR_AXI_S_ARID[3:0] | IN | Izlasiet adreses ID |
| DDR_AXI_S_ARADDR[31:0] | IN | Lasīt adresi |
| DDR_AXI_S_ARLEN[3:0] | IN | Sprādziena garums |
| DDR_AXI_S_ARSIZE[1:0] | IN | Uzliesmojuma lielums |
| DDR_AXI_S_ARBURST[1:0] | IN | Burst veids |
| DDR_AXI_S_ARLOCK[1:0] | IN | Slēdzenes veids |
| DDR_AXI_S_ARVALID | IN | Izlasītā adrese ir derīga |
| DDR_AXI_S_RREADY | IN | Lasīt adresi gatava |
Tabula 3-2 • Fabric Master AXI kopnes interfeiss (turpinājums)
| Ostas nosaukums | Virziens | Apraksts |
| DDR_AXI_S_CORE_RESET_N | IN | MDDR globālā atiestatīšana |
| DDR_AXI_S_RMW | IN | Norāda, vai visi 64 bitu joslas baiti ir derīgi visiem AXI pārsūtīšanas sitieniem. 0: norāda, ka sērijveidā visi baiti visos sitienos ir derīgi un kontrollerim pēc noklusējuma ir jāraksta komandas 1: norāda, ka daži baiti ir nederīgi un kontrollerim pēc noklusējuma ir jāizmanto RMW komandas Tas tiek klasificēts kā AXI rakstīšanas adreses kanāla sānjoslas signāls un ir derīgs ar AWVALID signālu. Izmanto tikai tad, ja ir iespējota ECC. |
Fabric Master AHB0 autobusu saskarne
Tabula 3-3 • Fabric Master AHB0 kopnes interfeiss
| Ostas nosaukums | Virziens | Apraksts |
| DDR_AHB0_SHREADYOUT | ĀRĀ | AHBL slavens gatavs — ja augsts rakstīšanas laiks norāda, ka MDDR ir gatavs pieņemt datus, un ja augsts lasīšanai norāda, ka dati ir derīgi. |
| DDR_AHB0_SHRESP | ĀRĀ | AHBL atbildes statuss — ja transakcijas beigās tiek sasniegts augsts rādītājs, tas norāda, ka darījums ir pabeigts ar kļūdām. Ja darījuma beigās tas ir zems, tas norāda, ka darījums ir veiksmīgi pabeigts. |
| DDR_AHB0_SHRDATA[31:0] | ĀRĀ | AHBL nolasīšanas dati — nolasīt datus no MDDR vergu uz auduma galveno ierīci |
| DDR_AHB0_SHSEL | IN | AHBL vergu atlase — ja tiek apgalvots, MDDR ir pašlaik atlasītais AHBL vergs auduma AHB kopnē. |
| DDR_AHB0_SHADDR[31:0] | IN | AHBL adrese – baitu adrese AHBL saskarnē |
| DDR_AHB0_SHBURST[2:0] | IN | AHBL pārrāvuma garums |
| DDR_AHB0_SHSIZE[1:0] | IN | AHBL pārsūtīšanas lielums — norāda pašreizējā pārsūtīšanas lielumu (tikai 8/16/32 baitu darījumiem) |
| DDR_AHB0_SHTRANS[1:0] | IN | AHBL pārskaitījuma veids — norāda pašreizējā darījuma pārskaitījuma veidu |
| DDR_AHB0_SHMASTLOCK | IN | AHBL bloķēšana — ja tiek apgalvots, pašreizējais pārvedums ir daļa no bloķēta darījuma |
| DDR_AHB0_SHWRITE | IN | AHBL rakstīšana — ja augsts norāda, ka pašreizējais darījums ir rakstīšana. Ja zems līmenis norāda, ka pašreizējais darījums ir nolasīts |
| DDR_AHB0_S_HREADY | IN | AHBL gatavs — ja tas ir augsts, norāda, ka MDDR ir gatavs pieņemt jaunu darījumu |
| DDR_AHB0_S_HWDATA[31:0] | IN | AHBL rakstīšanas dati — ierakstiet datus no auduma meistara uz MDDR |
Fabric Master AHB1 autobusu saskarne
Tabula 3-4 • Fabric Master AHB1 kopnes interfeiss
| Ostas nosaukums | Virziens | Apraksts |
| DDR_AHB1_SHREADYOUT | ĀRĀ | AHBL slavens gatavs — ja augsts rakstīšanas laiks norāda, ka MDDR ir gatavs pieņemt datus, un ja augsts lasīšanai norāda, ka dati ir derīgi. |
| DDR_AHB1_SHRESP | ĀRĀ | AHBL atbildes statuss — ja transakcijas beigās tiek sasniegts augsts rādītājs, tas norāda, ka darījums ir pabeigts ar kļūdām. Ja darījuma beigās tas ir zems, tas norāda, ka darījums ir veiksmīgi pabeigts. |
| DDR_AHB1_SHRDATA[31:0] | ĀRĀ | AHBL nolasīšanas dati — nolasīt datus no MDDR vergu uz auduma galveno ierīci |
| DDR_AHB1_SHSEL | IN | AHBL vergu atlase — ja tiek apgalvots, MDDR ir pašlaik atlasītais AHBL vergs auduma AHB kopnē. |
| DDR_AHB1_SHADDR[31:0] | IN | AHBL adrese – baitu adrese AHBL saskarnē |
| DDR_AHB1_SHBURST[2:0] | IN | AHBL pārrāvuma garums |
| DDR_AHB1_SHSIZE[1:0] | IN | AHBL pārsūtīšanas lielums — norāda pašreizējā pārsūtīšanas lielumu (tikai 8/16/32 baitu darījumiem) |
| DDR_AHB1_SHTRANS[1:0] | IN | AHBL pārskaitījuma veids — norāda pašreizējā darījuma pārskaitījuma veidu |
| DDR_AHB1_SHMASTLOCK | IN | AHBL bloķēšana — ja tiek apgalvots, pašreizējais pārvedums ir daļa no bloķēta darījuma |
| DDR_AHB1_SHWRITE | IN | AHBL rakstīšana — ja augsts norāda, ka pašreizējais darījums ir rakstīšana. Ja zems līmenis norāda, ka pašreizējais darījums ir nolasīts. |
| DDR_AHB1_SHREADY | IN | AHBL gatavs — ja tas ir augsts, norāda, ka MDDR ir gatavs pieņemt jaunu darījumu |
| DDR_AHB1_SHWDATA[31:0] | IN | AHBL rakstīšanas dati — ierakstiet datus no auduma meistara uz MDDR |
Mīkstās atmiņas kontroliera režīma AXI kopnes interfeiss
Tabula 3-5 • Mīkstās atmiņas kontrollera režīma AXI kopnes interfeiss
| Ostas nosaukums | Virziens | Apraksts |
| SMC_AXI_M_WLAST | ĀRĀ | Rakstiet pēdējo |
| SMC_AXI_M_WVALID | ĀRĀ | Rakstīt derīgu |
| SMC_AXI_M_AWLEN[3:0] | ĀRĀ | Sprādziena garums |
| SMC_AXI_M_AWBURST[1:0] | ĀRĀ | Burst veids |
| SMC_AXI_M_BREADY | ĀRĀ | Atbilde gatava |
| SMC_AXI_M_AWVALID | ĀRĀ | Ierakstiet derīgu adresi |
| SMC_AXI_M_AWID[3:0] | ĀRĀ | Uzrakstiet adreses ID |
| SMC_AXI_M_WDATA[63:0] | ĀRĀ | Rakstīt datus |
| SMC_AXI_M_ARVALID | ĀRĀ | Izlasītā adrese ir derīga |
| SMC_AXI_M_WID[3:0] | ĀRĀ | Ierakstiet datu ID tag |
| SMC_AXI_M_WSTRB[7:0] | ĀRĀ | Rakstiet strobus |
| SMC_AXI_M_ARID[3:0] | ĀRĀ | Izlasiet adreses ID |
| SMC_AXI_M_ARADDR[31:0] | ĀRĀ | Lasīt adresi |
| SMC_AXI_M_ARLEN[3:0] | ĀRĀ | Sprādziena garums |
| SMC_AXI_M_ARSIZE[1:0] | ĀRĀ | Uzliesmojuma lielums |
| SMC_AXI_M_ARBURST[1:0] | ĀRĀ | Burst veids |
| SMC_AXI_M_AWADDR[31:0] | ĀRĀ | Uzrakstiet adresi |
| SMC_AXI_M_RREADY | ĀRĀ | Lasīt adresi gatava |
| SMC_AXI_M_AWSIZE[1:0] | ĀRĀ | Uzliesmojuma lielums |
| SMC_AXI_M_AWLOCK[1:0] | ĀRĀ | Slēdzenes veids Šis signāls sniedz papildu informāciju par pārsūtīšanas atomu raksturlielumiem |
| SMC_AXI_M_ARLOCK[1:0] | ĀRĀ | Slēdzenes veids |
| SMC_AXI_M_BID[3:0] | IN | Atbildes ID |
| SMC_AXI_M_RID[3:0] | IN | Lasīt ID Tag |
| SMC_AXI_M_RRESP[1:0] | IN | Izlasiet atbildi |
| SMC_AXI_M_BRESP[1:0] | IN | Uzrakstiet atbildi |
| SMC_AXI_M_AWREADY | IN | Uzrakstiet adresi gatavs |
| SMC_AXI_M_RDATA[63:0] | IN | Lasīt datus |
| SMC_AXI_M_WREADY | IN | Rakstīt gatavu |
| SMC_AXI_M_BVALID | IN | Rakstīt atbildi derīga |
| SMC_AXI_M_ARREADY | IN | Lasīt adresi gatava |
| SMC_AXI_M_RLAST | IN | Lasīt pēdējo Šis signāls norāda pēdējo pārsūtīšanu lasīšanas sērijā |
| SMC_AXI_M_RVALID | IN | Lasīt Derīgs |
Mīkstās atmiņas kontroliera režīms AHB0 kopnes interfeiss
Tabula 3-6 • Mīkstās atmiņas kontrollera režīms AHB0 kopnes interfeiss
| Ostas nosaukums | Virziens | Apraksts |
| SMC_AHB_M_HBURST[1:0] | ĀRĀ | AHBL pārrāvuma garums |
| SMC_AHB_M_HTRANS[1:0] | ĀRĀ | AHBL pārskaitījuma veids — norāda pašreizējā darījuma pārskaitījuma veidu. |
| SMC_AHB_M_HMASTLOCK | ĀRĀ | AHBL bloķēšana — ja tiek apgalvots, pašreizējais pārvedums ir daļa no bloķēta darījuma |
| SMC_AHB_M_HWRITE | ĀRĀ | AHBL rakstīšana — ja augsts norāda, ka pašreizējais darījums ir rakstīšana. Ja zems līmenis norāda, ka pašreizējais darījums ir nolasīts |
| SMC_AHB_M_HSIZE[1:0] | ĀRĀ | AHBL pārsūtīšanas lielums — norāda pašreizējā pārsūtīšanas lielumu (tikai 8/16/32 baitu darījumiem) |
| SMC_AHB_M_HWDATA[31:0] | ĀRĀ | AHBL rakstīšanas dati — ierakstiet datus no MSS kapteiņa uz auduma mīkstās atmiņas kontrolieri |
| SMC_AHB_M_HADDR[31:0] | ĀRĀ | AHBL adrese – baitu adrese AHBL saskarnē |
| SMC_AHB_M_HRESP | IN | AHBL atbildes statuss — ja transakcijas beigās tiek sasniegts augsts rādītājs, tas norāda, ka darījums ir pabeigts ar kļūdām. Ja darījuma beigās tas ir zems, tas norāda, ka darījums ir veiksmīgi pabeigts |
| SMC_AHB_M_HRDATA[31:0] | IN | AHBL lasīšanas dati — nolasīt datus no auduma mīkstās atmiņas kontrollera uz MSS galveno ierīci |
| SMC_AHB_M_HREADY | IN | AHBL gatavs — augsts norāda, ka AHBL kopne ir gatava pieņemt jaunu darījumu |
Produktu atbalsts
Microsemi SoC Products Group nodrošina savus produktus ar dažādiem atbalsta pakalpojumiem, tostarp klientu apkalpošanu, klientu tehniskā atbalsta centru, a webvietne, elektroniskais pasts un tirdzniecības biroji visā pasaulē. Šajā pielikumā ir informācija par sazināšanos ar Microsemi SoC Products Group un šo atbalsta pakalpojumu izmantošanu.
Klientu apkalpošana
Sazinieties ar klientu apkalpošanas dienestu, lai saņemtu netehnisku produktu atbalstu, piemēram, produktu cenas, produktu jauninājumus, atjauninājumu informāciju, pasūtījuma statusu un autorizāciju.
No Ziemeļamerikas zvaniet 800.262.1060
No pārējām pasaules valstīm zvaniet 650.318.4460
Fakss no jebkuras vietas pasaulē, 650.318.8044 XNUMX XNUMX
Klientu tehniskā atbalsta centrs
Microsemi SoC Products Group klientu tehniskā atbalsta centrā strādā augsti kvalificēti inženieri, kas var palīdzēt atbildēt uz jūsu aparatūras, programmatūras un dizaina jautājumiem par Microsemi SoC produktiem. Klientu tehniskā atbalsta centrs pavada daudz laika, veidojot lietojumprogrammas piezīmes, atbildes uz izplatītākajiem projektēšanas cikla jautājumiem, zināmo problēmu dokumentāciju un dažādus FAQ. Tāpēc, pirms sazināties ar mums, lūdzu, apmeklējiet mūsu tiešsaistes resursus. Ļoti iespējams, ka mēs jau esam atbildējuši uz jūsu jautājumiem.
Tehniskais atbalsts
Lai iegūtu Microsemi SoC produktu atbalstu, apmeklējiet http://www.microsemi.com/products/fpga-soc/design-support/fpga-soc-support.
Webvietne
Jūs varat pārlūkot dažādu tehnisko un netehnisko informāciju Microsemi SoC produktu grupas mājaslapā, www.microsemi.com/soc.
Sazinieties ar klientu tehniskā atbalsta centru
Tehniskā atbalsta centrā strādā augsti kvalificēti inženieri. Ar Tehniskā atbalsta centru var sazināties pa e-pastu vai izmantojot Microsemi SoC produktu grupu webvietne.
E-pasts
Jūs varat nosūtīt savus tehniskos jautājumus uz mūsu e-pasta adresi un saņemt atbildes pa e-pastu, faksu vai tālruni. Turklāt, ja jums ir problēmas ar dizainu, varat nosūtīt savu dizainu pa e-pastu files saņemt palīdzību. Mēs nepārtraukti uzraugām e-pasta kontu visas dienas garumā. Nosūtot mums pieprasījumu, lūdzu, noteikti iekļaujiet savu pilnu vārdu, uzvārdu, uzņēmuma nosaukumu un kontaktinformāciju, lai jūsu pieprasījums tiktu apstrādāts efektīvi.
Tehniskā atbalsta e-pasta adrese ir soc_tech@microsemi.com.
Mani gadījumi
Microsemi SoC Products Group klienti var iesniegt un izsekot tehniskas lietas tiešsaistē, atverot sadaļu Mani gadījumi.
Ārpus ASV
Klienti, kuriem nepieciešama palīdzība ārpus ASV laika zonām, var sazināties ar tehnisko atbalstu pa e-pastu (soc_tech@microsemi.com) vai sazinieties ar vietējo tirdzniecības biroju.
Apmeklējiet sadaļu Par mums, lai uzzinātu pārdošanas biroju sarakstus un korporatīvos kontaktus.
Tirdzniecības biroju sarakstus var atrast www.microsemi.com/soc/company/contact/default.aspx.
ITAR tehniskais atbalsts
Lai saņemtu tehnisko atbalstu RH un RT FPGA, ko regulē Starptautiskie ieroču satiksmes noteikumi (ITAR), sazinieties ar mums, izmantojot soc_tech_itar@microsemi.com. Vai arī sadaļā Mani gadījumi ITAR nolaižamajā sarakstā atlasiet Jā. Lai iegūtu pilnu sarakstu ar ITAR regulētajām Microsemi FPGA, apmeklējiet ITAR web lapā.
Par Microsemi
Microsemi Corporation (Nasdaq: MSCC) piedāvā visaptverošu pusvadītāju un sistēmu risinājumu portfeli sakaru, aizsardzības un drošības, aviācijas un rūpniecības tirgiem. Produkti ietver augstas veiktspējas un pret radiāciju izturīgas analogās jaukto signālu integrālās shēmas, FPGA, SoC un ASIC; jaudas pārvaldības produkti; laika noteikšanas un sinhronizācijas ierīces un precīzi laika risinājumi, nosakot pasaules laika standartu; balss apstrādes ierīces; RF risinājumi; diskrēti komponenti; Enterprise Storage and Communication risinājumi, drošības tehnoloģijas un mērogojams anti-tamper produkti; Ethernet risinājumi; Power-over-Ethernet IC un midspans; kā arī pielāgotas dizaina iespējas un pakalpojumi. Microsemi galvenā mītne atrodas Aliso Viejo, Kalifornijā, un tajā visā pasaulē strādā aptuveni 4,800 darbinieku. Uzziniet vairāk vietnē www.microsemi.com.
Microsemi nesniedz nekādu garantiju, pārstāvību vai garantiju attiecībā uz šeit ietverto informāciju vai savu produktu un pakalpojumu piemērotību kādam noteiktam mērķim, kā arī Microsemi neuzņemas nekādu atbildību, kas izriet no jebkura produkta vai ķēdes lietojuma vai lietošanas. Šeit pārdotie produkti un visi citi Microsemi pārdotie produkti ir pakļauti ierobežotai pārbaudei, un tos nedrīkst izmantot kopā ar misijai kritisku aprīkojumu vai lietojumprogrammām. Tiek uzskatīts, ka jebkuras veiktspējas specifikācijas ir uzticamas, taču tās netiek pārbaudītas, un Pircējam ir jāveic un jāpabeidz visas produktu veiktspējas un citas pārbaudes gan atsevišķi, gan kopā ar jebkuriem galaproduktiem vai tajos uzstādītiem. Pircējs nedrīkst paļauties uz Microsemi sniegtajiem datiem un veiktspējas specifikācijām vai parametriem. Pircēja pienākums ir neatkarīgi noteikt jebkuras preces piemērotību, kā arī pārbaudīt un pārbaudīt to. Tālāk Microsemi sniegtā informācija tiek sniegta “tāda, kāda tā ir, kur ir” un ar visām kļūdām, un viss risks, kas saistīts ar šādu informāciju, pilnībā gulstas uz Pircēju. Uzņēmums Microsemi tieši vai netieši nepiešķir nevienai pusei nekādas patenta tiesības, licences vai jebkādas citas intelektuālā īpašuma tiesības neatkarīgi no tā, vai tas attiecas uz pašu informāciju vai jebko, kas aprakstīts šajā informācijā. Šajā dokumentā sniegtā informācija pieder uzņēmumam Microsemi, un Microsemi patur tiesības jebkurā laikā bez brīdinājuma veikt jebkādas izmaiņas šajā dokumentā ietvertajā informācijā vai produktos un pakalpojumos.
Microsemi korporatīvā mītne
One Enterprise, Aliso Viejo,
CA 92656 ASV
ASV iekšienē: +1 800-713-4113
Ārpus ASV: +1 949-380-6100
Pārdošana: +1 949-380-6136
Fakss: +1 949-215-4996
E-pasts: sales.support@microsemi.com
©2016 Microsemi Corporation. Visas tiesības aizsargātas. Microsemi un Microsemi logotips ir Microsemi Corporation preču zīmes. Visas pārējās preču zīmes un pakalpojumu zīmes ir to attiecīgo īpašnieku īpašums.
5-02-00377-5/11.16
Dokumenti / Resursi
 |
Microsemi SmartFusion2 MSS DDR kontrollera konfigurācija [pdfLietotāja rokasgrāmata SmartFusion2 MSS DDR kontrollera konfigurācija, SmartFusion2 MSS, DDR kontrollera konfigurācija, kontroliera konfigurācija |
